XCVU9P-2FLGA2104I – Integriniai grandynai, įterptieji, FPGA (lauko programuojamų vartų matrica)

Veikimo principas:
FPGA naudoja tokią koncepciją kaip loginių elementų masyvas (LCA), kuris viduje susideda iš trijų dalių: konfigūruojamo loginio bloko (CLB), įvesties išvesties bloko (IOB) ir vidinio sujungimo.Field Programmable Gate Arrays (FPGA) yra programuojami įrenginiai, kurių architektūra skiriasi nuo tradicinių loginių grandinių ir vartų matricų, tokių kaip PAL, GAL ir CPLD įrenginiai.FPGA logika įgyvendinama apkraunant vidinės statinės atminties ląsteles suprogramuotais duomenimis, atminties ląstelėse saugomos reikšmės lemia loginių ląstelių funkciją ir modulių prijungimo tarpusavyje arba į I/ O.Atminties langeliuose saugomos reikšmės nustato loginių loginių elementų funkciją ir modulių susiejimo vienas su kitu arba įvesties/išvadų būdus, o galiausiai – funkcijas, kurias galima įgyvendinti FPGA, kuris leidžia neribotą programavimą. .

Lusto dizainas:
Palyginti su kitais lustų dizaino tipais, FPGA lustams paprastai reikalingas aukštesnis slenkstis ir griežtesnis pagrindinės konstrukcijos srautas.Visų pirma, dizainas turėtų būti glaudžiai susietas su FPGA schema, kuri leidžia sukurti didesnį specialaus lusto dizaino mastą.Naudojant Matlab ir specialius projektavimo algoritmus C, turėtų būti įmanoma pasiekti sklandžią transformaciją visomis kryptimis ir taip užtikrinti, kad ji atitiktų dabartinį pagrindinį lusto dizaino mąstymą.Jei taip yra, paprastai reikia sutelkti dėmesį į tvarkingą komponentų integravimą ir atitinkamą projektavimo kalbą, kad būtų užtikrintas tinkamas naudoti ir skaitomas lusto dizainas.FPGA naudojimas leidžia atlikti plokštės derinimą, kodo modeliavimą ir kitas susijusias projektavimo operacijas, siekiant užtikrinti, kad esamas kodas būtų parašytas taip, o dizaino sprendimas atitiktų konkrečius projektavimo reikalavimus.Be to, projektavimo algoritmams turėtų būti teikiama pirmenybė, siekiant optimizuoti projekto dizainą ir lusto veikimo efektyvumą.Kaip dizaineris, pirmasis žingsnis yra sukurti konkretų algoritmo modulį, su kuriuo yra susijęs lusto kodas.Taip yra todėl, kad iš anksto sukurtas kodas padeda užtikrinti algoritmo patikimumą ir žymiai optimizuoja bendrą lusto dizainą.Atliekant visos plokštės derinimo ir modeliavimo testavimą, turėtų būti įmanoma sutrumpinti ciklo laiką, sunaudojamą kuriant visą lustą šaltinyje, ir optimizuoti bendrą esamos aparatinės įrangos struktūrą.Šis naujas gaminio dizaino modelis dažnai naudojamas, pavyzdžiui, kuriant nestandartines aparatinės įrangos sąsajas.

Pagrindinis FPGA projektavimo iššūkis yra susipažinti su techninės įrangos sistema ir jos vidiniais ištekliais, užtikrinti, kad projektavimo kalba leistų efektyviai koordinuoti komponentus ir pagerinti programos skaitomumą bei panaudojimą.Tai taip pat kelia didelius reikalavimus dizaineriui, kuris turi įgyti patirties keliuose projektuose, kad atitiktų reikalavimus.

 Kuriant algoritmą reikia sutelkti dėmesį į pagrįstumą, kad būtų užtikrintas galutinis projekto užbaigimas, pasiūlytas problemos sprendimas, pagrįstas faktine projekto situacija, ir pagerinti FPGA veikimo efektyvumą.Nustačius algoritmą, turėtų būti pagrįsta statyti modulį, kad vėliau būtų lengviau kurti kodą.Iš anksto sukurtas kodas gali būti naudojamas kuriant kodą, siekiant pagerinti efektyvumą ir patikimumą.Skirtingai nuo ASIC, FPGA turi trumpesnį kūrimo ciklą ir gali būti derinami su projektavimo reikalavimais, siekiant pakeisti techninės įrangos struktūrą, o tai gali padėti įmonėms greitai paleisti naujus produktus ir patenkinti nestandartinių sąsajų kūrimo poreikius, kai ryšio protokolai nėra subrendę.