Xilinx / XC7K480T-2FFG1156I / XC7K480T / IC BOM FPGA / integrinis grandynas

Specifikacijos

XC7K480T-2FFG1156I FPGA apžvalga
Bendras aprašymas
Xilinx® 7 serijos FPGA sudaro keturios FPGA šeimos, atitinkančios visus sistemos reikalavimus, pradedant nuo mažų sąnaudų, mažos formos faktoriaus, ekonomiškai jautrių, didelės apimties programų iki itin aukštos klasės ryšio pralaidumo, loginio pajėgumo ir signalo apdorojimo galimybių. reikliausioms didelio našumo programoms.7 serijos FPGA apima:
• Spartan®-7 šeima: optimizuota mažoms sąnaudoms, mažiausiai galiai ir dideliam įvesties/išvesties našumui.Galima įsigyti nebrangioje, labai mažoje pakuotėje, kad būtų sumažintas PCB plotas.
• Artix®-7 šeima: optimizuota mažos galios programoms, kurioms reikalingi nuoseklieji siųstuvai-imtuvai ir didelis DSP bei loginis pralaidumas.Užtikrina mažiausias bendras medžiagų sąnaudas didelio našumo, sąnaudoms jautrioms programoms.
• Kintex®-7 šeima: optimizuota siekiant geriausios kainos ir našumo, 2 kartus patobulinta, palyginti su ankstesne karta, įgalinanti naują FPGA klasę.
• Virtex®-7 šeima: optimizuota siekiant didžiausio sistemos našumo ir pajėgumo, 2 kartus pagerinus sistemos našumą.Aukščiausios galios įrenginiai, kuriuos įgalina sukrauto silicio sujungimo (SSI) technologija.
Sukurta remiantis naujausia, didelio našumo, mažos galios (HPL), 28 nm, didelio k metalinių užtvarų (HKMG) proceso technologija, 7 serijos FPGA leidžia neprilygstamai padidinti sistemos našumą su 2,9 Tb/ s įvesties / išvesties pralaidumo, 2 milijonų loginių elementų talpos ir 5,3 TMAC/s DSP, kartu sunaudojant 50 % mažiau energijos nei ankstesnės kartos įrenginiai, kad būtų galima pasiūlyti visiškai programuojamą alternatyvą ASSP ir ASIC.
funkcijos
• Pažangi didelio našumo FPGA logika, pagrįsta realia 6 įvesties paieškos lentelės (LUT) technologija, konfigūruojama kaip paskirstyta atmintis.
• 36 Kb dviejų prievadų blokų RAM su integruota FIFO logika duomenų buferiui lustuose.
• Didelio našumo SelectIO™ technologija su DDR3 sąsajų palaikymu iki 1866 Mb/s.
• Didelės spartos nuoseklusis ryšys su įmontuotais kelių gigabitų siųstuvų-imtuvais nuo 600 Mb/s iki maksimalių 6,6 Gb/s iki 28,05 Gb/s spartų, siūlantis specialų mažos galios režimą, optimizuotą lustų sąsajoms .
• Vartotojo konfigūruojama analoginė sąsaja (XADC), apimanti du 12 bitų 1MSPS analoginio-skaitmeninio keitiklius su mikroschemos šilumos ir maitinimo jutikliais.
• DSP skiltys su 25 x 18 daugikliu, 48 bitų akumuliatoriumi ir išankstiniu sumikliu, kad būtų galima efektyviai filtruoti, įskaitant optimizuotą simetrinio koeficiento filtravimą.
• Galingos laikrodžio valdymo plytelės (CMT), sujungiančios fazės užrakto kilpą (PLL) ir mišriojo režimo laikrodžių tvarkyklės (MMCM) blokus, kad būtų užtikrintas didelis tikslumas ir mažas virpėjimas.
• Integruotas PCI Express® (PCIe) blokas, skirtas iki x8 Gen3 galutinio taško ir šakninio prievado projektams.
• Daug įvairių konfigūravimo parinkčių, įskaitant prekių atmintinių palaikymą, 256 bitų AES šifravimą su HMAC/SHA-256 autentifikavimu ir integruotą SEU aptikimą ir taisymą.
• Nebrangi, laidų sujungimo, be dangčio atverčiama lusto ir didelio signalo vientisumo flipchip pakuotė, leidžianti lengvai pereiti tarp šeimos narių toje pačioje pakuotėje.Visi paketai galimi be Pb, o pasirinkti paketai - Pb parinktimi.
• Sukurtas didelio našumo ir mažiausios galios su 28 nm, HKMG, HPL procesu, 1,0 V šerdies įtampos proceso technologija ir 0,9 V šerdies įtampos parinktimi dar mažesnei galiai.
Xilinx FPGA (lauko programuojamų vartų masyvo) serija XC7K480T-2FFG1156I yra FPGA, Kintex-7, MMCM, PLL, 400 įėjimų / išėjimų, 710 MHz, 477760 elementų, nuo 970 mV iki 1,03 V, 6 ir FCB 1,03 V. su duomenų lapais, atsargomis, kainomis iš įgaliotųjų platintojų adresu FPGAkey.com, taip pat galite ieškoti kitų FPGA produktų.
funkcijos
Pažangi didelio našumo FPGA logika, pagrįsta realia 6 įvesties paieškos lentelės (LUT) technologija, konfigūruojama kaip paskirstyta atmintis.
36 Kb dviejų prievadų blokų RAM su integruota FIFO logika duomenų buferiui lustuose.
Didelio našumo SelectIO technologija su DDR3 sąsajų palaikymu iki 1866 Mb/s.
Didelės spartos nuoseklusis ryšys su įmontuotais kelių gigabitų siųstuvų-imtuvais nuo 600 Mb/s iki maksimalių 6,6 Gb/s iki 28,05 Gb/s spartų, siūlantis specialų mažos galios režimą, optimizuotą lustų sąsajoms.
Vartotojo konfigūruojama analoginė sąsaja (XADC), apimanti du 12 bitų 1MSPS analoginio-skaitmeninio keitiklius su mikroschemos šilumos ir maitinimo jutikliais.
DSP skiltys su 25 x 18 daugikliu, 48 bitų akumuliatoriumi ir išankstiniu priedu, skirtu didelio našumo filtravimui, įskaitant optimizuotą simetrinio koeficiento filtravimą.
Galingos laikrodžio valdymo plytelės (CMT), sujungiančios fazės užrakto kilpą (PLL) ir mišraus režimo laikrodžio tvarkyklės (MMCM) blokus, kad būtų užtikrintas didelis tikslumas ir mažas virpėjimas.
Integruotas PCI Express (PCIe) blokas, skirtas iki x8 Gen3 galutinio taško ir šakninio prievado projektams.
Daug įvairių konfigūravimo parinkčių, įskaitant prekių atmintinių palaikymą, 256 bitų AES šifravimą su HMAC/SHA-256 autentifikavimu ir integruotą SEU aptikimą ir taisymą.
Nebrangi, laidų sujungimo, be dangčio atverčiama ir didelio signalo vientisumo flipchip pakuotė, leidžianti lengvai pereiti tarp šeimos narių toje pačioje pakuotėje.Visi paketai galimi be Pb, o pasirinkti paketai - Pb parinktimi.
Sukurtas didelio našumo ir mažiausios galios su 28 nm, HKMG, HPL procesu, 1,0 V šerdies įtampos proceso technologija ir 0,9 V šerdies įtampos parinktimi, skirta dar mažesnei galiai.