order_bg

Produktai

XCF128XFTG64C Incapsulation BGA64 XL didelio tankio konfigūracijos ir saugojimo įrenginiai

Trumpas aprašymas:


Produkto detalė

Produkto etiketės

Produkto atributai

TIPAS APIBŪDINIMAS
Kategorija Integriniai grandynai (IC)

Atmintis

FPGA konfigūravimo programos

Mfr AMD Xilinx
Serija -
Paketas Padėklas
Produkto būsena Pasenęs
Programuojamas tipas Sistemoje programuojama
Atminties dydis 128 Mb
Įtampa – maitinimas 1,7V ~ 2V
Darbinė temperatūra -40°C ~ 85°C
Montavimo tipas Paviršinis montavimas
Pakuotė / Dėklas 64-TBGA
Tiekėjo įrenginių paketas 64-FTBGA (10 × 13)
Bazinis gaminio numeris XCF128

Dokumentai ir laikmena

IŠTEKLIŲ TIPAS LINK
Duomenų lapai XCF128XFT(G)64C duomenų lapas
Informacija apie aplinką Xilinx RoHS sertifikatas

Xilinx REACH211 sertifikatas

PCN pasenimas/ EOL Keli įrenginiai 2015 m. birželio 1 d

„Mult Device EOL Rev3“ 2016 m. gegužės 9 d

Gyvenimo pabaiga 2022-01-10

PCN dalies būsenos keitimas Dalys vėl aktyvuotos 2016-04-25
HTML duomenų lapas XCF128XFT(G)64C duomenų lapas

Aplinkosaugos ir eksporto klasifikacijos

ATTRIBUTAS APIBŪDINIMAS
RoHS būsena Suderinamas su ROHS3
Drėgmės jautrumo lygis (MSL) 3 (168 valandos)
REACH būsena REACH Neturi įtakos
ECCN 3A991B1A
HTSUS 8542.32.0071

Xilinx pristato XC18V00 seriją programuojamų konfigūracijų PROM sistemoje (1 pav.).Šios 3,3 V šeimos įrenginiai apima 4 megabitų, 2 megabitų, 1 megabitų ir 512 kilobitų PROM, kurie yra paprastas naudoti, ekonomiškas būdas perprogramuoti ir saugoti Xilinx FPGA konfigūracijos bitų srautus.

Kai FPGA veikia pagrindiniame serijiniame režime, jis sukuria konfigūracijos laikrodį, kuris valdo PROM.Po trumpo prieigos laiko įjungus CE ir OE, duomenys pasiekiami PROM DATA (D0) kaištyje, prijungtame prie FPGA DIN kaiščio.Nauji duomenys pasiekiami praėjus trumpam prieigos laikui po kiekvieno didėjančio laikrodžio krašto.FPGA generuoja reikiamą skaičių laikrodžio impulsų, kad užbaigtų konfigūraciją.Kai FPGA veikia Slave Serial režimu, PROM ir FPGA laikomi išoriniu laikrodžiu.

Kai FPGA veikia Master Select MAP režimu, FPGA generuoja konfigūracijos laikrodį, kuris valdo PROM.Kai FPGA veikia Slave Parallel arba Slave Select MAP režimu, išorinis generatorius generuoja konfigūracijos laikrodį, kuris valdo PROM ir FPGA.Įjungus CE ir OE, duomenys pasiekiami PROM DATA (D0-D7) kaiščiuose.Nauji duomenys pasiekiami praėjus trumpam prieigos laikui po kiekvieno didėjančio laikrodžio krašto.Duomenys įjungiami į FPGA kitame kylančiame CCLK krašte.Laisvai veikiantis osciliatorius gali būti naudojamas Slave Parallel arba Slave Select MAP režimuose.

Keli įrenginiai gali būti pakopiniai naudojant CEO išvestį, kad būtų galima valdyti šio įrenginio CE įvestį.Visų šios grandinės PROM laikrodžio įėjimai ir DATA išėjimai yra tarpusavyje sujungti.Visi įrenginiai yra suderinami ir gali būti sujungti su kitais šeimos nariais arba su XC17V00 vienkartine programuojama serijine PROM šeima.

 


  • Ankstesnis:
  • Kitas:

  • Parašykite savo žinutę čia ir atsiųskite mums