XC2C256-7TQG144C QFP144 xilinx lustai 1,8 V įvesties-išvesties kiekis 118 FLASH PLD IC elektroninis

Produkto atributai

Pranešti apie produkto informacijos klaidą

Žiūrėti panašius

Dokumentai ir laikmena

Aplinkosaugos ir eksporto klasifikacijos

 Sudėtingas programuojamas loginis įrenginys (CPLD) – tai loginis įrenginys su visiškai programuojamais IR/ARBA matricomis ir makroelementais.Makroelementai yra pagrindiniai CPLD elementai, kuriuose yra sudėtingų loginių operacijų ir logikos, skirtos disjunkcinėms normalios formos išraiškoms įgyvendinti.IR/ARBA masyvai yra visiškai perprogramuojami ir atsakingi už įvairių loginių funkcijų atlikimą.Makroelementai taip pat gali būti apibrėžti kaip funkciniai blokai, atsakingi už nuoseklios arba kombinatorinės logikos vykdymą.

 Sudėtingas programuojamas loginis įrenginys yra naujoviškas produktas, palyginti su ankstesniais loginiais įrenginiais, tokiais kaip programuojami logikos matricos (PLA) ir programuojamos masyvo logika (PAL).Ankstesni loginiai įrenginiai nebuvo programuojami, todėl logika buvo sukurta sujungiant kelis loginius lustus.CPLD yra sudėtingas tarp PAL ir lauko programuojamų vartų matricų (FPGA).Jis taip pat turi PAL ir FPGA architektūrines ypatybes.Pagrindinis architektūrinis skirtumas tarp CPLD ir FPGA yra tas, kad FPGA yra pagrįsti paieškos lentelėmis, o CPLD yra pagrįsti vartų jūra.

Bendri CPLD ir FPGA bruožai yra tai, kad jie abu turi daug vartų ir lanksčias logikos nuostatas.Tuo tarpu bendrosios CPLD ir PAL savybės apima nepastovią konfigūracijos atmintį.CPLD yra programuojamų loginių įrenginių rinkos lyderiai, turintys daug privalumų, pavyzdžiui, pažangus programavimas, maža kaina, nepastovūs ir lengvai naudojami.

 Asudėtingas programuojamas loginis įrenginys(CPLD) yraprogramuojamas loginis įrenginyssu sudėtingumu tarpPALirFPGA, ir abiejų architektūrinės ypatybės.Pagrindinis CPLD elementas yra amakroląstelė, kuriame yra logikos įgyvendinimasdisjunkcinė normalioji formaišraiškos ir labiau specializuotos loginės operacijos.

Funkcijos[Redaguoti]

Kai kurios CPLD funkcijos yra bendros suPAL:

• Nekintama konfigūracijos atmintis.Skirtingai nuo daugelio FPGA, išorinė konfigūracijaROMnėra būtinas, o CPLD gali veikti iškart paleidus sistemą.
• Daugelyje senų CPLD įrenginių maršruto parinkimas riboja daugumą loginių blokų, kad įvesties ir išvesties signalai būtų prijungti prie išorinių kontaktų, todėl sumažėja vidinės būsenos saugojimo ir giliai sluoksniuotos logikos galimybės.Paprastai tai nėra veiksnys didesniems CPLD ir naujesnėms CPLD produktų šeimoms.

Kitos savybės yra bendros suFPGA:

• Galimas didelis vartų skaičius.CPLD paprastai atitinka tūkstančius iki dešimčių tūkstančiųlogikos vartai, leidžiantis įdiegti vidutiniškai sudėtingus duomenų apdorojimo įrenginius.PAL paprastai turi daugiausia kelis šimtus vartų ekvivalentų, o FPGA paprastai svyruoja nuo dešimčių tūkstančių iki kelių milijonų.
• Kai kurios logikos nuostatos lankstesnės neiprodukto sumaišraiškos, įskaitant sudėtingus grįžtamojo ryšio kelius tarp makro langelių ir specializuotą logiką, skirtą įvairioms dažniausiai naudojamoms funkcijoms įgyvendinti, pvz.sveikasis skaičius aritmetika.

Labiausiai pastebimas skirtumas tarp didelio CPLD ir mažo FPGA yra lusto nepastovioji atmintis CPLD, leidžianti naudoti CPLDįkrovos krautuvas” funkcijas, prieš perduodant valdymą kitiems įrenginiams, neturintiems savo nuolatinės programų saugyklos.Geras pavyzdys, kai CPLD naudojamas FPGA konfigūracijos duomenims įkelti iš nepastovios atminties.^[1]

Skirtumai[Redaguoti]

CPLD buvo evoliucinis žingsnis iš dar mažesnių įrenginių, buvusių prieš juos,PLA(pirmą kartą atsiuntėSignetika), irPAL.Prieš juos savo ruožtu buvostandartinė logikaproduktai, kurie nesiūlė programuojamumo ir buvo naudojami loginėms funkcijoms kurti, fiziškai sujungiant keletą standartinių loginių lustų (ar šimtus jų) (dažniausiai su laidais ant spausdintinės plokštės ar plokščių, bet kartais, ypač prototipų kūrimui, naudojantvielos apvyniojimaslaidai).

Pagrindinis skirtumas tarp FPGA ir CPLD įrenginių architektūros yra tas, kad CPLD yra pagrįsti vidujeapžiūros lentelės(LUT), o FPGA naudojaloginiai blokai.