(Naujas ir originalus) Sandėlyje yra 3S200A-4FTG256C IC lustas XC3S200A-4FTG256C

Produkto atributai

 Lauko programuojamų vartų masyvas

 Alauke programuojamas vartų masyvas(FPGA) yraintegrinis grandynassukonfigūruoti kliento ar dizainerio po pagaminimo – taigi ir terminasprogramuojamas lauke.FPGA konfigūracija paprastai nurodoma naudojant aaparatūros aprašymo kalba(DTL), panašus į naudojamą ankonkrečios programos integrinis grandynas(ASIC).Grandinių schemosanksčiau buvo naudojami konfigūracijai nurodyti, tačiau tai daroma vis rečiau, nes atsirandaelektroninio projektavimo automatizavimasįrankiai.

FPGA yra masyvasprogramuojamas loginiai blokai, ir perkonfigūruojamų jungčių hierarchija, leidžianti blokus sujungti laidais.Loginius blokus galima sukonfigūruoti atlikti sudėtinguskombinacinės funkcijos, arba elkitės taip paprastailogikos vartaiKaipIRirXOR.Daugumoje FPGA taip pat yra loginiai blokaiatminties elementai, kuris gali būti paprastasšlepetėsar daugiau pilnų atminties blokų.^[1]Daugelį FPGA galima perprogramuoti, kad būtų galima įdiegti skirtinguslogikos funkcijos, leidžianti lanksčiaiperkonfigūruojamas kompiuteriskaip atliktakompiuterio programinė įranga.

FPGA vaidina puikų vaidmenįintegruota sistemakūrimas dėl jų galimybės pradėti sistemos programinės įrangos kūrimą kartu su aparatine įranga, įgalinti sistemos veikimo modeliavimą labai ankstyvoje kūrimo stadijoje ir leisti atlikti įvairius sistemos bandymus bei projektavimo iteracijas prieš užbaigiant sistemos architektūrą.^[2]

Istorija[Redaguoti]

FPGA pramonė išaugo išprogramuojama tik skaitymo atmintis(PROM) irprogramuojami loginiai įrenginiai(PLD).Tiek PROM, tiek PLD buvo galima programuoti partijomis gamykloje arba lauke (programuojama lauke).^[3]

Alterabuvo įkurta 1983 m., o 1984 m. pristatė pirmąjį pramonėje perprogramuojamą loginį įrenginį – EP300, kurio pakuotėje buvo kvarcinis langelis, leidžiantis naudotojams apšviesti ultravioletine lempa ant štampo, kad ištrintųEPROMląstelės, kuriose buvo įrenginio konfigūracija.^[4]

Xilinxpagamino pirmąjį komerciškai perspektyvų lauko programuojamą įrenginįvartų masyvas1985 metais^[3]– XC2064.^[5]XC2064 turėjo programuojamus vartus ir programuojamas jungtis tarp vartų – tai naujos technologijos ir rinkos pradžia.^[6]XC2064 turėjo 64 konfigūruojamus loginius blokus (CLB) su dviem trimis įėjimaispaieškos lentelės(LUTs).^[7]

1987 mKarinio jūrų laivyno paviršinio karo centrasfinansavo Steve'o Casselmano pasiūlytą eksperimentą, skirtą sukurti kompiuterį, kuriame būtų įdiegta 600 000 perprogramuojamų vartų.Casselman buvo sėkmingas ir su sistema susijęs patentas buvo išduotas 1992 m.^[3]

„Altera“ ir „Xilinx“ tęsėsi be jokių iššūkių ir greitai išaugo nuo 1985 m. iki 1990-ųjų vidurio, kai išaugo konkurentai, sumenkinę didelę jų rinkos dalį.Iki 1993 m. Actel (dabarMikrosemi) aptarnavo apie 18 proc. rinkos.^[6]

Dešimtasis dešimtmetis buvo spartaus FPGA augimo laikotarpis tiek grandinės sudėtingumo, tiek gamybos apimties atžvilgiu.Dešimtojo dešimtmečio pradžioje FPGA daugiausia buvo naudojamitelekomunikacijosirtinklų kūrimas.Dešimtmečio pabaigoje FPGA atsidūrė vartotojų, automobilių ir pramonės srityse.^[8]

2013 m. „Altera“ (31 proc.), „Actel“ (10 proc.) ir „Xilinx“ (36 proc.) kartu sudarė maždaug 77 procentus FPGA rinkos.^[9]

Tokios įmonės kaip „Microsoft“ pradėjo naudoti FPGA, kad paspartintų didelio našumo, daug skaičiavimo reikalaujančias sistemas (pvz.duomenų centraikurie valdo savoBing paieškos sistema), dėlnašumas vienam vatuiFPGA pranašumas.^[10]„Microsoft“ pradėjo naudoti FPGApaspartinti„Bing“ 2014 m., o 2018 m. pradėjo diegti FPGA kituose duomenų centro darbo krūviuose.Azure debesų kompiuterijaplatforma.^[11]

Šie terminai rodo pažangą įvairiuose FPGA projektavimo aspektuose:

Vartai

• 1987: 9000 vartų, Xilinx^[6]
• 1992: 600 000, Karinio jūrų laivyno paviršinio karo departamentas^[3]
• 2000-ųjų pradžia: milijonai^[8]
• 2013 m.: 50 mln., Xilinx^[12]

Rinkos dydis

• 1985 m.: Pirmasis komercinis FPGA: Xilinx XC2064^[5][6]
• 1987 m.: 14 milijonų dolerių^[6]
• c.1993 m.: > 385 mln^{[6][nepavyko patvirtinti]}
• 2005 m.: 1,9 mlrd^[13]
• 2010 m. skaičiavimai: 2,75 mlrd^[13]
• 2013 m.: 5,4 mlrd^[14]
• 2020 m. sąmata: 9,8 mlrd^[14]

Prasideda dizainas

Adizaino pradžiayra naujas pritaikytas dizainas, skirtas įgyvendinti FPGA.

• 2005 m.: 80 000^[15]
• 2008 m.: 90 000^[16]

Dizainas[Redaguoti]

Šiuolaikiniai FPGA turi didelius ištekliuslogikos vartaiir RAM blokai sudėtingiems skaitmeniniams skaičiavimams įgyvendinti.Kadangi FPGA dizainai naudoja labai greitą įvesties / išvesties spartą ir dvikrypčius duomenisautobusai, tampa iššūkiu patikrinti teisingą galiojančių duomenų laiką per sąrankos ir palaikymo laiką.

Grindų planavimasleidžia paskirstyti išteklius FPGA, kad atitiktų šiuos laiko apribojimus.FPGA gali būti naudojami bet kuriai loginei funkcijai, kuri yraASICgali atlikti.Galimybė atnaujinti funkcijas po pristatymo,dalinis perkonfigūravimasdizaino dalies^[17]ir mažos nepasikartojančios inžinerinės sąnaudos, palyginti su ASIC dizainu (nepaisant paprastai didesnės vieneto kainos), suteikia pranašumų daugeliui programų.^[1]

Kai kurie FPGA turi analogines funkcijas, be skaitmeninių funkcijų.Labiausiai paplitusi analoginė funkcija yra programuojamasmukimo greitisant kiekvieno išvesties kaiščio, todėl inžinierius gali nustatyti mažus rodiklius lengvai apkrautiems kaiščiams, kurie būtų kitu atvejužiedasarbaporanepriimtina, ir nustatyti didesnius tarifus labai apkrautiems kaiščiams didelės spartos kanaluose, kurie kitu atveju veiktų per lėtai.^[18][19]Taip pat paplitę yra kvarcokristaliniai osciliatoriai, mikroschemos varžos-talpos osciliatoriai irfazinio užrakinimo kilpossu įterptaisįtampos valdomi generatoriainaudojamas laikrodžių generavimui ir valdymui, taip pat didelės spartos serializer-deserializer (SERDES) perdavimo laikrodžiams ir imtuvo laikrodžio atkūrimui.Gana dažni yra skirtingilygintuvaiant įvesties kaiščių, skirtų prijungtidiferencialinis signalizavimaskanalai.Keletas "mišrus signalasFPGA“ turi integruotą periferinį įrenginįanaloginiai-skaitmeniniai keitikliai(ADC) irkeitikliai iš skaitmeninio į analogą(DAC) su analoginiais signalo kondicionavimo blokais, leidžiančiais jiems veikti kaip asistema luste(SoC).^[20]Tokie įrenginiai ištrina liniją tarp FPGA, kurios vidiniame programuojamame sujungimo tinkle yra skaitmeniniai vienetai ir nuliai, irlauko programuojamas analoginis masyvas(FPAA), kurios vidiniame programuojamame sujungimo audinyje yra analoginės vertės.

Loginiai blokai[Redaguoti]

Pagrindinis straipsnis:Loginis blokas

Supaprastintas loginio langelio iliustracijos pavyzdys (LUT –Paieškos lentelė, FA –Visas papildiklis, DFF –D tipo šlepetės)

Labiausiai paplitusi FPGA architektūra susideda iš masyvologiniai blokai(vadinami konfigūruojamais loginiais blokais, CLB arba loginio masyvo blokais, LAB, priklausomai nuo tiekėjo),I/O trinkelėsir nukreipimo kanalus.^[1]Paprastai visi maršruto kanalai yra vienodo pločio (laidų skaičiaus).Keli įvesties / išvesties trinkelės gali tilpti į vienos eilutės aukštį arba vieno stulpelio plotį masyve.

„Programos grandinė turi būti susieta su FPGA su pakankamais ištekliais.Nors reikalingų CLB/LAB ir I/O skaičius lengvai nustatomas pagal projektą, reikalingų maršruto takelių skaičius gali labai skirtis net ir tose pačiose logikos konstrukcijose.(Pavyzdžiui, askersinio jungiklisreikalauja daug daugiau maršruto nei asistolinis masyvassu tuo pačiu vartų skaičiumi.Kadangi nepanaudoti maršruto parinkimo takeliai padidina dalies kainą (ir sumažina našumą), nesuteikdami jokios naudos, FPGA gamintojai stengiasi pateikti pakankamai takelių, kad dauguma dizaino atitiktųpaieškos lentelės(LUT) ir I/O gali būtinukreiptas.Tai nustatoma pagal įverčius, pavyzdžiui, gautus išNuomos taisyklėarba eksperimentuojant su esamais dizainais.^[21]Nuo 2018 m.lustas tinklekuriamos maršruto parinkimo ir sujungimo architektūros.^{[reikalinga citata]}

Apskritai, loginis blokas susideda iš kelių loginių langelių (vadinamų ALM, LE, slice ir tt).Tipiška ląstelė susideda iš 4 įėjimų LUT, apilnas papildiklis(FA) ir aD tipo šlepetės.Jie gali būti padalyti į du 3 įvesties LUT.Įnormalus režimasjie sujungiami į 4 įėjimų LUT per pirmąjįmultiplekseris(mux).Įaritmetikarežimu, jų išėjimai tiekiami į sumatorių.Režimo pasirinkimas yra užprogramuotas antrajame maišelyje.Išvestis gali būti bet kurisinchroninisarbaasinchroninis, priklausomai nuo trečiojo maišytuvo programavimo.Praktiškai visas sumatorius arba jo dalys yrasaugomi kaip funkcijosį LUT, kad būtų sutaupytaerdvė.^[22][23][24]

Kieti blokai[Redaguoti]

Šiuolaikinės FPGA šeimos išplečia pirmiau minėtas galimybes, įtraukdamos aukštesnio lygio funkcijas, pritvirtintas silicyje.Šių bendrų funkcijų įtraukimas į grandinę sumažina reikalingą plotą ir padidina šių funkcijų greitį, palyginti su jų kūrimu iš loginių primityvų.Tokių pavyzdžių yradaugikliai, bendrinisDSP blokai,įterptieji procesoriai, didelės spartos I/O logika ir įterptaatsiminimai.

Aukštesnės klasės FPGA gali turėti didelės spartoskelių gigabitų siųstuvų-imtuvaiirkietieji IP branduoliaitoks kaipprocesoriaus branduoliai,Ethernet vidutiniai prieigos valdymo blokai,PCI/PCI Expressvaldikliai ir išorinės atminties valdikliai.Šios šerdys egzistuoja kartu su programuojamu audiniu, tačiau yra pagamintos ištranzistoriaiVietoj LUT, todėl jie turi ASIC lygįspektaklisirenergijos sąnaudosnenaudojant daug audinio išteklių, paliekant daugiau audinio laisvos konkrečios programos logikai.Kelių gigabitų siųstuvuose-imtuvuose taip pat yra didelio našumo analoginės įvesties ir išvesties grandinės, taip pat didelės spartos nuosekliosios ir deserializatoriai – komponentai, kurių negalima sukurti iš LUT.Aukštesnio lygio fizinio sluoksnio (PHY) funkcionalumas, pvzlinijos kodavimasPriklausomai nuo FPGA, gali arba negali būti įdiegta kartu su serializatoriais ir deserializatoriais pagal kietąją logiką.