(Elektroniniai komponentai) 5V927PGGI8

Trumpas aprašymas:

Atsiųskite mums el Atsisiųskite datų lapą

Produkto detalė

Produkto etiketės

Produkto atributai

TIPAS	APIBŪDINIMAS
Kategorija	Integriniai grandynai (IC) Laikrodis/laikas Laikrodžių generatoriai, PLL, dažnio sintezatoriai
Mfr	Renesas Electronics America Inc
Serija	-
Paketas	Juosta ir ritė (TR)
Produkto būsena	Pasenęs
Tipas	Laikrodžių generatorius
PLL	Taip su aplinkkeliu
Įvestis	LVTTL, kristalas
Išvestis	LVTTL
Grandinių skaičius	1
Santykis – įvestis: išvestis	2:4
Diferencialas – įvestis: išvestis	Ne/Ne
Dažnis – maks	160 MHz
Daliklis/daugiklis	Taip ne
Įtampa – maitinimas	3V ~ 3,6V
Darbinė temperatūra	-40°C ~ 85°C
Montavimo tipas	Paviršinis montavimas
Pakuotė / Dėklas	16-TSSOP (0,173 colio, 4,40 mm pločio)
Tiekėjo įrenginių paketas	16-TSSOP
Bazinis gaminio numeris	IDT5V927

Dokumentai ir laikmena

IŠTEKLIŲ TIPAS	LINK
Duomenų lapai	IDT5V927
PCN pasenimas/ EOL	Peržiūra 2013-12-23 Keli įrenginiai 2013-10-28
HTML duomenų lapas	IDT5V927

Aplinkosaugos ir eksporto klasifikacijos

ATTRIBUTAS	APIBŪDINIMAS
Drėgmės jautrumo lygis (MSL)	1 (neribota)
REACH būsena	REACH Neturi įtakos
ECCN	99 EAR
HTSUS	8542.39.0001

Papildomi resursai

ATTRIBUTAS	APIBŪDINIMAS
Kiti vardai	5V927PGGI8
Standartinis paketas	4000

Produkto Aprašymas
24 BITŲ SKAITMENINIŲ SIGNALŲ PROCESORIUS

Motorola DSP56307, programuojamų skaitmeninių signalų procesorių (DSP) šeimos DSP56300 narys, palaiko belaidės infrastruktūros programas su bendromis filtravimo operacijomis.Patobulintas filtro koprocesorius (EFCOP) apdoroja filtrų algoritmus lygiagrečiai su pagrindine veikla, taip padidindamas bendrą DSP našumą ir efektyvumą.Kaip ir kiti šeimos nariai, DSP56307 naudoja didelio našumo, vieno laikrodžio ciklo vienai komandai variklį (kodas suderinamas su populiaria Motorola DSP56000 pagrindine šeima), cilindrinį perjungiklį, 24 bitų adresavimą, instrukcijų talpyklą ir tiesioginės atminties prieigos valdiklis, kaip parodyta 1 paveiksle. DSP56307 veikia esant 100 milijonų instrukcijų (MIPS) per sekundę, naudojant vidinį 100 MHz laikrodį su 2,5 volto šerdimi ir nepriklausoma 3,3 volto įvesties/išvesties galia.

Apžvalga
Naudojant antrosios kartos ASMBL (Advanced Silicon Modular Block) stulpelių architektūrą, XC5VLX330T-3FFG1738I yra penkios skirtingos platformos (pošeimos), o tai yra didžiausias pasirinkimas bet kurioje FPGA šeimoje.Kiekviena platforma turi skirtingą funkcijų santykį, kad būtų patenkinti įvairiausių pažangių loginių konstrukcijų poreikiai.Be pažangiausio, didelio našumo loginio audinio, XC5VLX330T-3FFG1738I FPGA turi daug kietojo IP sistemos lygio blokų, įskaitant galingus 36 Kbit blokų RAM / FIFO, antrosios kartos 25 x 18 DSP skilteles, Select IO technologiją su įmontuotu skaitmeniniu būdu valdoma varža, Chip Sync šaltinio-sinchroninės sąsajos blokai, sistemos monitoriaus funkcionalumas,

FUNKCIJOS
Didelio našumo DSP56300 branduolys
● 100 milijonų instrukcijų per sekundę (MIPS) su 100 MHz laikrodžiu esant 2,5 V šerdies ir 3,3 VI/O
● Objekto kodas suderinamas su DSP56000 branduoliu
● Labai lygiagretus instrukcijų rinkinys
● Duomenų aritmetinis loginis vienetas (ALU)
- Visiškai konvejerinis 24 x 24 bitų lygiagretusis daugiklis-akumuliatorius
- 56 bitų lygiagretus barelio perjungiklis (greitasis perjungimas ir normalizavimas; bitų srauto generavimas ir analizavimas)
- Sąlyginės ALU instrukcijos
- 24 bitų arba 16 bitų aritmetikos palaikymas, valdomas programinės įrangos
● Programos valdymo blokas (PCU)
- Nuo pozicijos nepriklausomo kodo (PIC) palaikymas
- Adresavimo režimai, optimizuoti DSP programoms (įskaitant tiesioginius poslinkius)
- Lusto instrukcijų talpyklos valdiklis
- Išplečiama lusto aparatinės įrangos krūva
- Įdėtos aparatinės įrangos DO kilpos
- Greiti automatinio grįžimo pertraukimai
● Tiesioginė prieiga prie atminties (DMA)
- Šeši DMA kanalai, palaikantys vidines ir išorines prieigas
- Vieno, dviejų ir trijų matmenų perkėlimai (įskaitant žiedinį buferį)
- Bloko pabaigos perdavimo pertraukimai
- Suaktyvinimas iš pertraukimo linijų ir visų išorinių įrenginių
● Fazinis užraktas (PLL)
- Leidžia keisti mažos galios padalijimo koeficientą (DF) neprarandant užrakto
- Išvesties laikrodis su pašalinimu
● Techninės įrangos derinimo palaikymas
- On-Chip Emulation (On CE) modulis
- Jungtinės bandymo veiksmų grupės (JTAG) bandymo prieigos prievadas (TAP)
- Adreso sekimo režimas atspindi vidines Programos RAM prieigas prie išorinio prievado