Analizuodami vergo i2c bangos formą, taip pat rasite labai įdomų reiškinį, kai skaitydami registro duomenis, vergas pirmiausia išduos savo signalo formą išankstiniam skaitymui, pavyzdžiui, norint nuskaityti registruoto adreso 0×00 duomenis, jūs pamatys signalo formoje po to, kai valdiklis išduos rašymo registro adresą 0 × 00, tada išduos pavaldinį adresą skaitymui (R/W = (R/W = 1), pavaldinys iš karto išduos 8 SCL signalų formas, skirtas iš anksto nuskaityti po to, kai išduodama signalo forma, o šie 8 laikrodžiai neatitinka pagrindinės pusės, valdiklis bus išduotas vėliau, todėl pavaldinys yra lygiavertis išduoti pirmiausia.